Trendumkehr

Seitdem die ersten Halbleiter­Produkte auf den Markt kamen, konnte die ­Branche die Preise für Mikrochips ­drastisch ­reduzieren. Doch die Einführung ­immer kleinerer Chip-Strukturen hat ­diesen Trend gestoppt – die Preise pro ­Transistor steigen wieder.

Die technologische Entwicklung in der Halbleiterindustrie führte zu einer immensen Reduzierung der Kosten pro Transistor: Lagen Sie in den 1960er-Jahren noch bei rund 1.000 Cent, so rutschten sie zum Jahrtausendwechsel unter 0,000020 Cent. Die Gründe dafür sind vielfältig: Zum einen konnte dank immer weiterentwickelter Fertigungsverfahren die Größe der integrierten Schaltungen reduziert werden, wodurch aus einem Wafer ­immer mehr Chips hergestellt werden konnten. Gleichzeitig stieg die Größe der Wafer selbst an, wodurch zusätzlich noch einmal mehr Chips pro Wafer gefertigt werden konnten. Zum anderen führte die steigende Nachfrage nach Mikrochips automatisch zu einer Reduzierung der Stückkosten: So sanken laut einem Beitrag im Journal „Proceedings of the IEEE“ die Kosten pro Transistor bei jeder Verdoppelung des produzierten Transistorvolumens um etwa den Faktor zwei – oder, anders ausgedrückt, die durchschnittliche jährliche Kostensenkungsrate für Transistoren lag bisher in der Größenordnung von 35 Prozent pro Jahr. 

Komplexität in der Fertigung steigt

Doch inzwischen zeichnet sich ein Wandel in diesen ­Gesetzmäßigkeiten ab. Denn die immer weitergehende Miniaturisierung hin zu 7-, 5- oder 2-­Nanometer-Strukturen hebelt die bisherigen Gesetzmäßigkeiten aus. Zwar kann ­dadurch die Transistordichte weiter verbessert und damit das ­Moore’sche Gesetz wohl noch viele Jahre am Leben ­gehalten werden, doch dies wird nur mit einem hohen technischen Aufwand möglich sein – der entsprechend die Fertigungskosten steigen lässt. Marvell, ein Fabless-Hersteller von Speicher-, ­Telekommunikations- und Halbleiter­produkten, präsentierte bereits in 2020 auf seiner Investorenkonferenz eine Grafik, nach der der Preis pro 100 Millionen Gates bis zur Einführung des 28-­Nanometer-Knotens tatsächlich immer weiter ­gesunken ist (auf 1,30 US-Dollar). Doch seitdem steigt er ­wieder an – beim 7-­Nanometer-Knoten liegt er schon wieder bei 1,52 US-Dollar. Diese Trendumkehr ist beim Wechsel vom 28- zum 20-Nanometer-Knoten zu beobach­ten. Dies ist ­darauf zurückzuführen, dass der 28-­Nanometer-Knoten einer der letzten „planaren“ Knoten war, also eine zweidimen­sionale Oberfläche aufwies. Danach wurde die FinFET-Technologie mit ihren dreidimensionalen Strukturen eingeführt, die deutlich komplexer ist und zusätzliche Schritte in der Fertigung erfordert. „Die durchschnittlichen Kosten für die Entwicklung eines 28-Nanometer-Chips betragen 40 Millionen ­US-Dollar“, erläutert Handel Jones, CEO der strategischen Unternehmensberatung International Business Strategy ­Corporation (IBS). „Im ­Vergleich dazu belaufen sich die Kosten für die Entwicklung eines 7-­Nanometer-Chips auf 217 ­Millionen US-Dollar und die Kosten für die Entwicklung eines 5-Nanometer-Bauteils auf 416 ­Millionen ­US-Dollar. Ein 3-Nanometer-Design wird bis zu 590 ­Millionen US-Dollar kosten.“

Zahl der Fertigungsschritte verdoppelt sich

Zwar versprechen aktuelle Entwicklungen wie ­Chiplets oder auch Advanced-Packaging-Technologien eine Redu­zierung der Entwicklungs- und Herstellungskosten. Und auch die Kosten pro bearbeiteter Silizium-Wafer-­Fläche steigen im langjährigen Durchschnitt nur langsam an – auch dank der Einführung größerer Wafer-Durch­messer. Wer die zukünftigen High-End-Chips mit 5- oder 2-­Nanometer-Strukturen einsetzen will, wird dennoch mit höhe­ren Kosten rechnen müssen. Ein Grund dafür ist, dass sich die Zahl der Ferti­gungsschritte laut CMC ­Materials, ­einem ­Lieferanten von kritischen Materialien für Halbleiter­hersteller, bei einem ­5-Nanometer-Knoten im ­Vergleich zu ­einem 10-Nanometer-Knoten ­verdoppelt. Zum Beispiel ­wegen des höheren Reinigungsaufwands: Allein die Zahl der ­Reinigungsschritte ­beträgt bei 5-­Nanometer-Knoten schon rund 30 Prozent aller Fertigungsschritte – nur so können die hohen Qualitäts- und Reinheitsanforderungen erfüllt werden. 

Steigende Anlagenpreise

Zweiter großer Treiber für die steigenden Kosten sind die Werkzeuge und Fertigungsanlagen. „Die Chipherstellung mit EUV trägt dazu bei, die Anzahl kritischer Lithografie-Masken (-40 Prozent) und Prozessschritte (-30 ­Prozent) im Vergleich zur Nicht-EUV-Fertigung zu reduzieren. Dies führt zu einer signifikanten Reduzierung von Fehlern, Kosten und Zykluszeiten für unsere Kunden“, ­berichtet Martin van den Brink, President, Chief Technology ­Officer and Vice Chair im Management-Board bei ASML. Derartige EUV-Lithografieanlagen kosten heute bereits mehr als 100 Millionen US-Dollar. Doch die neuen 5- oder 2-­Nanometer-Knoten erfordern einen Technologiesprung: Die EUV-Plattform der nächsten Generation von ASML wird zum Beispiel noch einmal 60 Prozent kleinere Merkmale ermöglichen und die ­Mikrochipdichte um fast das ­Dreifache erhöhen. Doch laut verschiedenen ­Berichten in den Medien wird eine derartige Anlage wohl den Preis von 300 Millionen ­US-Dollar übersteigen.

Das bedeutet, dass die Chip-Hersteller das Volumen der produzierten Halbleiterprodukte deutlich ­erhöhen ­müssen, um die höheren Entwicklungs- und ­Anlagenkosten zu kompensieren. Gut, dass sich da ein Ende der Nachfrage nach Chips nicht abzeichnet und die Digitalisierung immer mehr ­Bereiche durchdringt.